

عنوان	صفحه
-------	------

فصل اول: «سیستم‌ها و مبنای عددی»

درسنامه (۱): نمایش اعداد و تبدیل مبنای	۱
رقم و عدد	۱
مبنای عددی	۱
تبدیل از سایر مبنای به مبنای ۱۰	۲
تبدیل از مبنای ۱۰ به مبنای ۲	۳
تبدیل از مبنای ۱۰ به مبنای ۸	۴
تبدیل از مبنای ۱۰ به مبنای ۱۶	۴
تبدیل از مبنای ۲ به مبنای ۸	۴
تبدیل از مبنای ۲ به مبنای ۱۶	۴
تبدیل از مبنای ۸ به مبنای ۲	۵
تبدیل از مبنای ۱۶ به مبنای ۲	۵
تبدیل از مبنای ۸ به ۱۶ و ۱۶ به ۸	۵
درسنامه (۲): محاسبات در مبنای عددی	۶
جمع در مبنای مختلف عددی	۶
مکمل‌گیری از اعداد	۶
نمایش اعداد علامت‌دار	۶
محاسبات در سیستم مکمل دو	۸
تفریق کردن اعداد	۹
درسنامه (۳): نمایش اعداد اعشاری	۱۰
درسنامه (۴): کد کردن اطلاعات	۱۲
کد همینگ (Hamming code)	۱۴
کد هافمن (Haffman coding)	۱۴

فصل دوم: «مدارهای منطقی»

درسنامه (۱): متغیرها و گیت‌های منطقی	۱۶
گیت‌های اولیه	۱۷
گیت‌های (عملیات) ترکیبی	۱۸
درسنامه (۲): تابع منطقی و ساده‌سازی جبری	۲۶
تابع منطقی	۲۶
معادل بودن مدارهای منطقی و توابع منطقی	۲۷
ساده‌سازی توابع منطقی	۲۷

مدرسین شریف



فهرست مطالب

عنوان	صفحه
اتحادهای مورد نیاز برای ساده‌سازی توابع منطقی	۲۷
قوانین دمرگان	۲۸
درسنامه (۳): روش‌های نمایش توابع	۳۱
Minterm مین‌ترم	۳۱
Maxterm ماکسترم	۳۱
جدول صحت (درستی)	۳۱
روش جمع حاصل‌ضرب‌ها (SOP) Sum Of Product	۳۲
روش ضرب حاصل‌جمع‌ها (POS) Product Of Sum	۳۲
نمایش تابع به صورت جمع حاصل‌ضرب متعارف (sop متعارف / استاندارد)	۳۲
نمایش تابع به صورت ضرب حاصل‌جمع متعارف (pos متعارف / استاندارد)	۳۳
درسنامه (۴): گیت‌های کامل و پیاده‌سازی دوسطحی	۳۵
گیت‌های کامل	۳۵
درسنامه (۵): خانواده‌های منطقی و مدارهای الکترونیکی داخلی	۴۰
تعاریف اولیه	۴۰
TTL خانواده	۴۱
CMOS خانواده	۴۱
ساختار داخلی خانواده‌های منطقی	۴۳

فصل سوم: «ساده‌سازی توابع منطقی»

درسنامه (۱): ساده‌سازی توابع به کمک جدول کارنو	۵۲
برای یک تابع n متغیره یک جدول کارنو دارای شرایط ذیل است.	۵۲
تابع سه متغیره $n = 3$ $F(a, b, c)$	۵۲
تابع چهار متغیره $n = 4$ $F(a, b, c, d)$	۵۲
تابع پنج متغیره $n = 5$ $F(a, b, c, d, e)$	۵۳
ساده‌سازی توسط جدول کارنو	۵۴
درسنامه (۲): حالات بی‌اهمیت (Don't care) در جدول کارنو	۶۱
تعریف	۶۱
استفاده از حالات بی‌اهمیت در ساده‌سازی جدول کارنو	۶۱
درسنامه (۳): ساده‌سازی توابع به کمک جدول کوپین - مک‌کلاسیکی	۶۹
مزیت روش کوپین مک‌کلاسیکی نسبت به روش جدول کارنو	۶۹
ساده‌سازی توابع دارای حالات بی‌اهمیت توسط جدول‌بندی کوپین مک‌کلاسیکی	۶۹
طراحی توابع منطقی (طراحی یک مدار منطقی)	۷۰
بعضی از ترکیبات ورودی‌ها، خروجی ندارند (توابع ناکامل)	۷۰

مدرسین شریف



فهرست مطالب

عنوان	صفحه
درسنامه (۴): تأخیر انتشار (Propagation Delay) و مخاطره (Hazard).....	۷۱
تأخیر انتشار	۷۱
مخاطره (Hazard)	۷۲
انواع مخاطره (Hazard)	۷۲
مخاطره تابعی و مخاطره منطقی	۸۷
فصل چهارم: «مدارهای منطقی ترکیبی»	
درسنامه (۱): مقایسه گر ها	۸۸
مقایسه گر ناقص	۸۸
مقایسه گر کامل	۸۹
درسنامه (۲): جمع کننده و تفریق کننده ها	۹۲
جمع کننده ناقص Half Adder (H.A)	۹۲
جمع کننده کامل Full Adder (F.A)	۹۴
ساختن تمام جمع کننده با استفاده از تیم جمع کننده	۹۵
مدار جمع کننده کامل n بیتی	۹۶
مدار جمع کننده / تفریق کننده دودویی n بیتی	۱۰۲
جمع کننده BCD	۱۰۳
تفریق کننده (BCD Subtractor)	۱۰۴
جمع کننده ارقام افزونه ۳ (Excess-3 Adder)	۱۰۵
تفریق کننده افزونه ۳ (Excess-3 Subtractor)	۱۰۵
تفریق کننده ناقص Half Subtractor	۱۰۹
تفریق کننده کامل Full Subtractor	۱۱۰
درسنامه (۳): مدارهای تابعی	۱۱۱
دیکدر (رمزگشا) Decoder	۱۱۱
مالتی پلکسر (Mux)	۱۱۷
دی مالتی پلکسر یا توزیع کننده ($2^n \times 1$ Demux)	۱۳۴
ساختن دی مالتی پلکسر (Demux) های بزرگ تر با دی مالتی پلکسرهای کوچک تر	۱۳۵
انکدر (Encoder)	۱۳۷
ساختن انکدرهای بزرگ تر با استفاده از انکدرهای کوچک تر	۱۳۷
درسنامه (۴): حافظه ها و آرایه های قابل برنامه ریزی	۱۳۹
PROM (Programmable Read Only Memory)	۱۳۹
آرایه منطقی قابل برنامه ریزی PLA (Programmable Logic Array)	۱۴۱
Programmable Array Logic (PAL)	۱۴۵

مدرس شریف



عنوان	صفحه
-------	------

فصل پنجم: «مدارهای منطقی ترتیبی»

درسنامه (۱): مدارهای ترتیبی و عناصر حافظه (لچ و فلیپ فلاپ)	۱۴۶
مدارهای ترتیبی	۱۴۶
عناصر حافظه	۱۴۶
لچ ست - ری ست Set - Reset latch یا SR-latch	۱۴۸
فلیپ فلاپ Flip - Flop	۱۵۱
ساختن فلیپ فلاپها توسط فلیپ فلاپهای دیگر	۱۶۵
فلیپ فلاپهای پایه - پیرو (Master - Slave)	۱۶۵
فلیپ فلاپ با راه اندازی لبه ای (Edge - Trigger)	۱۶۸
درسنامه (۲): تحلیل مدارهای ترتیبی	۱۷۱
تحلیل مدارهای ترتیبی ساعت دار	۱۷۱
مدل های میلی و مور	۱۹۶
درسنامه (۳): طراحی مدارهای ترتیبی	۲۰۶
طراحی مدارهای ترتیبی همزمان	۲۰۶
کاهش حالات	۲۲۱

فصل ششم: «واحدهای منطقی ترتیبی»

درسنامه (۱): ثبات یا Register	۲۲۷
ثبات با استفاده از D-FF	۲۲۷
ثبات با استفاده از RS-FF	۲۲۷
ثبات با استفاده از JK-FF	۲۲۸
ثبات با استفاده از T-FF	۲۲۸
ثبات دارای ورودی کنترل کننده بار شدن (Load)	۲۲۸
ثبات انتقالی (Shift Register)	۲۳۴
ثبات انتقالی ورودی سریال، خروجی سریال Serial Input Serial output (SISO)	۲۳۶
ثبات انتقالی ورودی سریال، خروجی موازی Serial Input Parallel output (SIPO)	۲۳۶
ثبات انتقالی ورودی موازی، خروجی سریال Parallel input Serial output (PISO)	۲۳۸
ثبات انتقالی ورودی موازی، خروجی موازی، شیفت به دو طرف	۲۳۹
جمع کننده سریال	۲۴۰
درسنامه (۲): شمارنده حلقوی (Ring Counter) و حلقوی تاییده	۲۴۱
شمارنده حلقوی Ring Counter	۲۴۱
شمارنده حلقوی تاییده یا شمارنده جانشون	۲۴۴

مدرس شریف



فهرست مطالب

عنوان	صفحه
درسنامه (۳): شمارنده‌های همگام	۲۴۶
تقسیم‌کننده / ضرب‌کننده فرکانس	۲۴۶
نحوه محاسبه تأخیر انتشار در مدارهای ترتیبی	۲۴۶
شمارنده‌های همگام	۲۴۸
درسنامه (۴): شمارنده‌های غیرهمگام	۲۷۳
فصل هفتم: «زبان توصیف سخت‌افزار»	
درسنامه (۱): شبیه‌سازی مدارات ترکیبی	۲۸۱
زبان توصیف سخت‌افزار (Hard ware Description Language)	۲۸۱
تعریف تابع یا گیت جدید در Verilog	۲۸۳
انواع مقادیر و ورودی‌های چندبیتی در Verilog	۲۸۳
گیت‌های با خروجی سه حالت در Verilog	۲۸۴
سطوح توصیف ماژول (مدار) در زبان Verilog	۲۸۵
درسنامه (۲): شبیه‌سازی مدارات ترتیبی	۲۸۷
استفاده از Verilog برای توصیف مدارهای ترتیبی	۲۸۷
توصیف فلیپ‌فلاپ‌ها در Verilog	۲۸۷
توصیف دیاگرام حالت با زبان Verilog	۲۸۸
آزمون‌های خودسنجی	۲۹۷
سؤالات آزمون دکتری ۱۴۰۴	۳۰۴
پاسخنامه آزمون دکتری ۱۴۰۴	۳۰۵
سؤالات آزمون کارشناسی ارشد ۱۴۰۴ - مهندسی کامپیوتر	۳۰۷
پاسخنامه آزمون کارشناسی ارشد ۱۴۰۴ - مهندسی کامپیوتر	۳۰۸
سؤالات آزمون کارشناسی ارشد ۱۴۰۴ - مهندسی برق	۳۰۹
پاسخنامه آزمون کارشناسی ارشد ۱۴۰۴ - مهندسی برق	۳۱۰
منابع و مراجع	۳۱۲

مدرسین شریف

